Основа иерархии памяти

Иерархия памяти основана на компромиссе между Статическая память (SRAM) и Динамическая память (DRAM). SRAM использует шеститранзисторный бистабильную ячейку памяти. Представьте перевернутый маятник: он устойчив в двух положениях, но метастабилен в середине. Эта бистабильность делает его быстрым, дорогим и устойчивым к помехам. В противоположность этому, ДРПМ хранит биты в виде заряда в маленьком конденсаторе (приблизительно 30 × 10⁻¹⁵ фарад). Поскольку заряд утечек, ДРПМ медленнее и требует постоянного обновления.

Организация ДРПМ и транзакции шины

Чтобы минимизировать количество контактов, биты ДРПМ разделяются на $d$ суперячеек в сетке размером $r \times c$, где $rc=d$. Доступ к данным требует двухэтапного процесса: контроллер контроллер памяти отправляет сигнал RAS (сигнал выборки строки), перемещая строку в буфер строки, за которым следует CAS (сигнал выборки столбца). Это объясняет, почему sumarraycols по своей сути медленнее: она многократно пропускает буфер строки.

Передача данных

Данные передаются посредством транзакций шины через системную шину и шину памяти, соединённой через мост ввода-вывода. При выполнении команды movq A, %rax операции (транзакция чтения) мост переводит запрос ЦПУ в сигналы сетки ДРПМ.